您好、欢迎来到现金彩票网!
当前位置:秒速快3预测 > 数字服务单元 >

TD-LTE射频一致性测试系统数字中频单元设计

发布时间:2019-05-31 02:10 来源:未知 编辑:admin

  一致性测试”的数字中频处理单元。根据奈奎斯特带通采样原理直接对153.6MHz的中实现高效数字上/下变频、移相滤波、多速率插值/抽取、成型滤波、符号同步、高速串行接口和离散傅里叶变换等功能,以正交I、Q信号输出便于后续对其进行软件算法解调和处理。实验结果表明,该方案能有效减少数字上/下变频、插值/抽取资源消耗、增强接收通道的线性动态范围、提高模数转换器的有效分辨率、改善发射/接收通道矢量解调指标,适合作为一致性测试系统数字中频处理单元的实施方案。

  一致性测试”、“协议一致性测试”和“无线资源管理(RRM)一致性测试”等,其中“TD-LTE

  一致性测试系统”,其中“数字中频处理单元”主要完成目标是:(1)实现TD-LTE(兼容TD-SCDMA)基带信号数字上变频、数字下变频、多速率差值、多速率抽取;(2)采用高速数模转换器实现高中频信号输出;(3)基于谐波采样技术(欠采样)利用高速模数转换器实现高中频信号采集;(4)采用多通道(2×2)MIMO空分复用技术,实现TD-LTE下行100Mbps上行50Mbps;(5)测试例功能:时域信号的RMS检波自动功率控制、开/闭环功率测试(检测)、发射关功率测试/发射开关模板,频域信号的频谱发射模板/占用带宽/邻道泄露抑制比,信号解调的矢量误差幅度、星座图等。

  数字中频处理单元硬件部分主要由FPGA[1-5]、DSP、模数转换器(A/D)和数模转换器(D/A)构成。数字中频(IF)处理单元原理框图如图1所示。

  上变频(DUC)与下变频(DDC)模块原理相近,采用相同设计方法,在FPGA具体实现上DUC是DDC逆向应用[6]。

  其中,Fs表示A/D或D/A采样频率,Fc表示载波频率,B表示信号带宽。

  本设计A/D转换器工作在谐波采样(欠采样)模式;D/A转换器工作在基带采样(过采样)模式,即中频信号分别位于第三Nyquist区和第一Nyquist区。欠采样与过采样示意图如图2、3所示。

  本设计DDC与DUC的Xilinx FPGA实现采用改进型方案,如图4所示结构。

  电路保护产品专业厂商KEKO Varicon 亮相2019慕尼黑上海电子展

  英特尔借助全新10纳米英特尔® Agilex™ FPGA家族,推动打造以数据为中心的世界

  罗德与施瓦茨公司联合紫光展锐成功认证LTE终端能力等级1bis测试用例

http://dforces.net/shuzifuwudanyuan/172.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有